PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-171768

(43) Date of publication of application: 25.07.1991

(51)Int.CI.

H01L 27/108 G11C 11/401

(21)Application number: 01-311386

(71)Applicant: TOSHIBA CORP

(22)Date of filing:


30.11.1989

(72)Inventor: SAKUI YASUSHI

(54) SEMICONDUCTOR STORAGE DEVICE

(57)Abstract:

PURPOSE: To acquire a semiconductor memory device which enables high integration without using a parasitic transistor by forming a storage node by a well using a single well-isolated MOS transistor as a memory cell. CONSTITUTION: A p-type well 2 is formed in each memory cell formation region of an n-type silicon substrate 1 through ion implantation of boron. A gate el ctrode 6 is formed in each p-type well 2 by a polycrystalline silicon film through a gate insulating film 5. Arsenic is ion-implanted using the gate electrode 6 as a mask to form an n-type source layer 7 and a drain layer 8. In the memory cell, the p-type well 2 which is formed for each MOS transistor is a storage node. Differ nce in threshold value voltage of a MOS transistor in accordance with difference in electric potential of the p-type well 2 in floating state is made to correspond to information '0', '1'. Write of information '1' is carried out by causing impact ionization near a drain and by charging the well 2 by a hole generated then.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent numb r]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

⑲ 日本 国特許庁(JP)

⑩ 特許 出願 公開

® 公 開 特 許 公 報 (A) 平3−171768

Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)7月25日

H 01 L 27/108 G 11 C 11/401

8624-5F H 01 L 27/10 8323-5B G 11 C 11/34

3 2 1 3 6 2 B

審査請求 未請求 請求項の数 3 (全8頁)

母発明の名称 半導体記憶装置

②特 願 平1-311386

②出 頭 平1(1989)11月30日

⑩発 明 者 作 井 康 司

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

勿出 願 人 株 式 会 社 東 芝

神奈川県川崎市幸区堀川町72番地

⑩代 理 人 弁理士 鈴江 武彦 外3名

明 細 製

1. 発明の名称

半導体記憶装置

2. 特許請求の範囲

(1) それぞれ分離された第1専宅型ウェルに形成されてマトリクス配列され、ウェル電位の相違によるしきい値電圧の相違を二値情報の"O",
"1"に対応させて記憶する複数の第2専電チャ

前記複数のMOSトランジスタのゲート電極がその配列の一方向に沿って共通接続された複数のワード線と、

前記抜数のMOSトランジスクのドレインがその配列の前記ワード線と交差する方向に沿って共通接続された複数のピット線と、

前記複数のMOSトランジスタのソースが前記 ワード線方向またはピット線方向に沿って共通接 続きれた複数の制御線と、

を窺えたことを特徴とする半導体記憶装置。

(2) 前記MOSトランジスタが形成されたウェ

ルはフローティング状態に保たれ、MOSトランジスタのドレイン近傍でインパクトイオン化を起こし、このとき流れる装板電流によりウェルを充電することによって"1" 書込みが行われる訪求項1記載の半導体記憶装置。

(3) 前記MOSトランジスタが形成されたウェルはフローティング状態に保たれ、ウェルとソース間の過波的な順方向電流によってウェルを放電することにより"O" 普込みが行われる請求項1 記載の半導体記憶装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、一個のMOSトランジスタによりメモリセルを構成した半導体記憶装置に関する。

(従来の技術)

現在実用されている半導体記憶装置のうち、 最も高泉積化が進んでいるのは、一個のMOSト ランジスクと一個のキャパシクによりメモリセル を構成するDRAMである。

特閒平3-171768 (2)

これに対して、一個のMOSトランジスクのみで一個のメモリセルを構成するDRAMが 世常されている(P. K. Chatterjee et al. "Circuit Optimization of the Taper isolated Dynamic Gain RAM Ccil for VSLI Memories" ISSCC'79, p.22)。このメモリセルは、埋込みチャネル構造 のMOSトランジスタを用いて構成される。その 動作原理は、素子分離絶縁腰のテーバ部に形成される等生トランジスタを用いて表面反転層の充電、 が選を行うことにより、"1", "0"の情報記 後を行うものである。

しかしこのメモリセルは、寄生トランジスタを 普込み用トランジスタとして用いるため、 等価回 路的には二個のMOSトランジスタにより構成し ていることになる。そして寄生トランジスタを用 いていることから、特性の料御が難しく、 例えば 特性上は "O" 書込みの選択性が悪いといった とが指摘されている(黒澤他、 "TIセルにおけ る情報書き込み機構の解析"昭和58年度電子通信

は、ウェルに形成されたMOSトランジスタのドレインがでインパクトイオン化を起こさせせてのとき発生するキャリアのうちウェルにとなったの多数キャリアにより記憶ノードであるウェルをはけったの間の超波的行われる。の方のなどにより行われる。の前は、しきい低での相違を利用してMOSトリンジスタのドレイン・ソース間の電流の差を判定することにより行われる。

(作用)

本危明によれば、ウェルを記憶ノードとして 用いる新しい原理のDRAMセルが得られる。 書 込みに寄生トランジスタを用いることはなく、し たがって特性の制御性にも優れており、高集ほ化 も可能である。

(実施例)

以下、本発明の実施例を図面を参照して説明する。

第1図(a) (b) は、一実施例のメモリセルア

学会総合全国大会 .5 kg)。またテーパ部の寄生トランジスクを利用する事から、集積度を向上させることも難しい。

(発明が解決しようとする課題)

以上のように従来提案されている一個のMOSトランジスタによりメモリセルを構成するものは、寄生トランジスタを利用しているために、特性の制御性や集徴度の点で問題がある。

本発明は、この様な問題を解決し得る新しい動作原理による半導体記憶装置を提供することを目的とする。

[発明の構成]

(課題を解決するための手段)

本発明による半導体記憶装置は、第1導電型ウェルに形成された第2場電チャネルMOSトランジスタをメモリセルとして用いる。このメモリセルは、フローティング状態に保ったウェルを記憶ノードとして、ウェルの充放電による電位の相違によるしきい値電圧の相違を二値情報の"〇"。

レイを示す平面図とそのX-X′ 断面図である。 n型シリコン基板1の各メモリセル形成領域には ボロンのイオン注入によりp型ウェル2が形成さ れている。各メモリセル間はフィールド酸化膜4 とその下に砒素のイオン注入により形成されたり 型層3により分離されている。各p型ウェル2に は、ゲート絶縁膜5を介して多結晶シリコン膜に よりゲート電極6が形成され、このゲート電極6 をマスクとして砒素をイオン注入してn型ソース 層7およびドレイン圏8が形成されている。ゲー ト電極6は、一方向に並ぶ扱数のMOSトランジ スクについて連続的に配設されて、ワード線WL となる。ワード線が形成された基板面は第1の層 間絶練膜9で覆われ、これにコンタクト孔10。 1 1 が開けられて、第 1 潜 A g 膜によりソース 電 極12、ドレイン電極13が形成されている。ソ メモリセルについて連続的に配設されて、これは 制御線」となる。ドレイン電極13は各メモリセ ル毎に独立であり、これは後に形成されるピット

ねにつながる小瓶増越である。その後全面が第2 の層間絶縁膜14で凝われ、これにコンタクト孔 が開けられて、第2個A1膜によってピット線 (BL) 16が形成されている。ピット線16は、 ワード線とは交差する方向の複数のメモリセルの ドレイン電極13を共通接続するように連続的に 尼設されている。最後に全面は保護膜17により 思われている。

このメモリセルアレイは、通常のCMOS構造 の単粒回路でのnチャネルMOSトランジスタの 製造工程と変わらない工程によって得られる。な お、ゲート電極下にしきい値制御のため例えばボ ロン等のイオン注人を行ってもよい。またゲート 電極6は、多粒晶シリコン膜の他、金属シリサイ ドやポリサイド、或いはこれらの組み合わせを用 いることもできる。

第2図は、このメモリセルアレイの等価回路を 4ピット分について示している。

この実施例によるメモリセルは、各MOSトラ ンジスタ毎に形成されたp型ウェル2が記憶ノー

ドであって、このD型ウェル2のフローティング 状想での脅位の相違によってMOSトランジスタ のしきい値電圧が相違することを情報"0°。 "1"に対応させる。情報"1"の普込みには、 ドレイン近傍でインバクトイオン化を起こさせ、 このとき発生する電子、正孔のうち正孔によりウ ェル2を充成することで行う。この当込み動作で は、第3回に示すように、MOSトランジスタの 装板パイアスがVas, からVaso へと深くなると (| V man - V ss | > | V ms; - V ss |) \ la い趙君圧が上昇し、これによって同一ゲート電圧 における基板電流Ⅰ。に大きい差が生じるという 特性を利用する。すなわち正孔電流によってウェ ル電位が上昇するとしきい航電圧は低下してます ます廷板電流が上昇するという正帰還がかかり、 これによってウェル電位は、ソース電位をVssと したとき、pn接合のピルトインポテンシャル す。まで上昇する。情報"0" 密込みは、制御線 12に負電位を与えてソース側のpn接合を瞬間 的に順方向バイアス状態として、p型ウェル2を

強制的に放電させることにより行う。情報読出し は、心流読出しによる。すなわち所定のゲートバ イアスを印加して、しきい顔の差によるソースか らドレインへのチャネル電流の大小によって、ピ ット線が充冶される単位の差を判別する。

より具体的にこの実施例のメモリセルの統出し および再沓き込みの動作サイクルを説明する。

第4図は、情報"0"の読出し、再書き込みの 動作を示すタイミング図であり、第5図(a) ~ (1)はその各タイミングでのメモリセルの電位関 係である。第6図は、情報"1"の読出し、再書 き込みの動作を示すタイミング図であり、第7図 (a) ~ (h)はその各タイミングでのメモリセルの 世位関係である。

読出し直前の時刻 ta では、ワード線電位が Vwi - Vss. ピット線准位がVai - Vss. 制御線 屯位が∨,=(1/2)∨ccであり、このとき 情報"1"のメモリセルではり型ウェルの選位は V w E L L = ø a (pn接合のビルトインポテンシャ ·ハニ・ニル)、情報: O' 'のメモリセルでは同じく ViewaTi ' ' 次に選択されたワード線がVissまで低下して再

-- (1/2) V cc+ ø a である (第5図(a). 第7回(a))。ワード線が選択されると選択ワー ド線電位は V wil - (1/2) V cc + V THI となる。 Vャガ は、"1" 状態のメモリセルのしきい 値花 圧である。このとき(時刻tb)、しきい航電圧 の差によって"1"状態のメモリセルでは制御線 戒位がしきい顔苗圧の降下なくピット線まで伝達 されて、V_{BL}= (1/2) V_{cc}まで上昇し、 10° 状態のメモリセルではピット線の電位上昇は、 Vac= (1 / 2) V cc + V тил - V тио に к まる (第5図(b)、第7図(b))。 V THO は *0 * 状 腹のメモリセルのしきい血塩圧である。このとき、 ピット線センスアンブがダイナミック型フリップ フロップである場合には、ピット線をフローティ ングとして、その電位変化をセンスアンプで設出 する。ヒット線センスアンプとしてカレントミラ -型差動増幅器を用いる場合には、ピット線をフ ローティングにする必要はない。以上により、読 出し動作は完了する。

音き込みサイクルに入る(時刻して)。ビット線 はこの時点までに、"1"統出しが行われた場合 はVcc. ゜O゜ 読出しが行われた場合はVssに安 定している (第5図(c) , 第7図(c)) 。 再告き 込みはまず、制御線の電位がVューー(1/2) Vccとなり、これによりすべてのメモリセルのり 型ウェルが、Vwεぃ=-(1/2)Vcc+øв と なる。すなわちすべてのメモリセルはソースのD n 接合で過渡的に順方向電流が流れて、一旦 "0" 書込み(クリア)がなされる。これが時刻 td の 状態である (第5図(d) , 第7図(d)) 。次いで 制御線の単位はV」 - Vssとなり(時刻te, 第 5 凶(e) 、 第 7 凶(c)) 、 そ の 後 選 択 ワー ド 線 が Vwt- (1/2) Vcc+ VrH: まで上昇する。こ れにより、"1"が再書き込みされるメモリセル では、MOSトランジスタのゲート・ソース開電 圧が(1 / 2) V cc + V tHi 、 ドレイン・ソース 間電圧がVccとなり、ドレイン近伤でインパクト イオン化が生じて電子・正孔対が生成される。発 生した電子はドレインに吸収され、正孔はD型ウ

ェル内に拡散してその電位を上昇させる。p型ウ ェル電位Vwaliが上昇すると、しきい値電圧が低 下するため一層基板電流が増大するという正帰還 がかかり、やがてVwall- øs まで光電される (時刻 t f , 第 5 図 (f))。一方、"0"の再書 き込みがなされるメモリセルでは、ドレイン・ソ - ス間電圧は O V であり、ゲート・ソース間電圧 は (1/2) V cc + V TH1 であるため、3 極管動 作領域にあってインパクトイオン化による基板電 流は流れず、ウェル思位はVwell---(1/2) V cc + ø B に保たれる(時刻t「. 第7図(1))。 その後制御線電位はV」 - (1/2) V ccまで戻 る (時刻 t g , 郊 5 図 (g), 郊 7 図 (g))。 そし て選択ワード線の階位がVwl=Vssに戻って非選 択状態となり (時刻th, 第5図 (h), 第7図 (h))、"1"の再書き込みがなされたピット線 がVssに放出されて、再音き込みサイクルは終了 する (時刻 t l , 第7 図 (l))。

こうしてこの実施例によれば、それぞれ p 型ウェルに形成された n チャネルMOSトランジスタ

をメモリセルとして、p型ウェルを記憶ノードとした新しい動作原理のメモリを実現することができる。このメモリセルは、書込み動作に寄生トランジスタを用いないから、特性の制御性に優れている。また高集積化も可能である。

本発明は上記実施例に限られない。

たとえば、素子分離はLOCOS法によらず、 満を掴ってCVDによる絶縁腰を埋め込む方法に よってもよい。その場合のメモリセルアレイの構 造を第1図(a)(b)に対応させて第8図(a)(b) に示す。

また上記実施例では、制御終 J をワード線 W L と平行に配設したが、第 9 図に示すようにこれを ビット線 B L と平行に配設することもできる。

さらにメモリセルを構成するMOSトランジスクの構造として、第10図に示すような所謂 LDD構造を採用することもできる。

また図には示さないが、導電型をすべて逆にしてpチャネルMOSトランジスタを用いても同様のメモリが実現できる。

(発明の効果)

以上説明したように本発明によれば、ウェル分離された一個のMOSトランジスタをメモリセルとしてウェルを記憶ノードとする新しい動作原理の高集積化可能な半導体記憶装置が得られる。
4. 図面の簡単な説明

第1図(a)(b)は、本発明の一実施例のメモリセルアレイの構造を示す平面図とそのX-X/断面図。

第2図はそのメモリセルアレイの等価回路図。 第3図はそのメモリセルの動作原理を説明する ための基板電液の基板パイアス依存性を示す図、 第4図は同じく"1" 読出しと再書き込みサイ クルを説明するためのタイミング図、

第5図(a) ~ (1)はその各タイミングにおける メモリセルの電位関係を示す図、

第6図は同じく"O" 読出しと再書き込みサイクルを説明するためのタイミング図、

第7図(a) ~ (h)はその各タイミングにおける メモリセルの電位関係を示す図、

特開平3-171768 (5)


第8図(a)(b) は他の実施例のメモリセルアレイの構造を示す平面図とそのX-X′斯面図、


第9図は他の実施例のメモリセルアレイの等価 回路図、**

第10図は他の実施例のメモリセル構造を示す 断面図である。


1 … n 型シリコン基板、 2 … p 型ウェル、 3 … n 型的、 4 … フィールド 段化膜、 5 … ゲート 絶縁 膜、 6 … ゲート 電極 (ワード 線)、 7 … n 型ソース 層、 8 … n 型ドレイン層、 9 … 第 1 の 層間 絶縁 膜、 1 0 , 1 1 … コンタクト 孔、 1 2 … ソース 電低 (糾 御 線)、 1 3 … ドレイン 地極、 1 4 … 第 2 の 層間 絶縁 膜、 1 5 … コンタクト 孔、 1 6 … ビット線、 1 7 … 保護 膜、 M C … メモリセル、 B L … ビット線、 W L … ワード 線、 J … 利 御 線。

出願人代理人 弁理士 鈴江武彦






特閒平3-171768 (6)



特閒平3-171768 (7)



第 10 图

7

特別平3-171768 (8)

